

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI TẬP LỚN MÔN HỌC: ĐIỆN TỬ SỐ

Giảng viên hướng dẫn: Vũ Anh Đào
Nhóm: 05
Lớp: D24CQCE05-B

Họ tên	MSV	Mức độ đóng góp
Đặng Đức Anh	B24DCCE005	100 %
Nguyễn Duy Khương	B24DCCE152	100 %
Nguyễn Minh Đức	B24DCCE054	100 %

Hà Nội, 2026


Bài 1:

I. Tổng quan về sơ đồ:

Sơ đồ khối mô tả cấu trúc của một bộ nhớ ROM (Read-Only Memory) có tổ chức 128 hàng x 128 bit, có tổng dung lượng là 16.384 bit (tương đương 2KB) và cho phép truy cập dữ liệu đầu ra theo từng byte (8 bit).


II. Phân tích chức năng chi tiết của các khối

1. Khối đường địa chỉ đầu vào (A0 - A10): Mạch có tổng cộng 11 đường địa chỉ đầu vào, được chia làm hai nhóm thực hiện các nhiệm vụ riêng biệt:
 - A0 – A6 (7 bit): Được đưa vào khối "Đệm vào" dùng để xác định và chọn hàng.
 - A7 – A10 (4 bit): Được đưa vào khối "8 bộ giải mã cột" để xác định và chọn một cột (hoặc 1 byte) cụ thể trong hàng
2. Khối Đệm vào (Input Buffer)




- Nhận 7 bit tín hiệu địa chỉ từ A0 – A6.
- Đóng vai trò như một bộ đệm tín hiệu, giúp tăng cường dòng điện hoặc - cách ly logic nhằm hỗ trợ quá trình giải mã.
- Sau khi xử lý, khối này gửi tín hiệu đầu ra tới khối "Giải mã hàng 1 từ 128".

3. Khối Giải mã hàng 1 từ 128 (Row Decoder)




- Tiếp nhận 7 bit địa chỉ từ khối Đệm vào
- Thực hiện giải mã (với $2^7=128$) để chọn và kích hoạt duy nhất 1 trong số 128 đường hàng của ma trận ROM tại một thời điểm.

4. Khối Ma trận ROM 128x128 bit (ROM Array)




- Đây là nơi trực tiếp lưu trữ dữ liệu thực tế của bộ nhớ.
- Bao gồm 128 hàng, mỗi hàng chứa 128 bit dữ liệu. Vì đầu ra yêu cầu xuất theo byte (8 bit), mỗi hàng 128 bit này có thể được hiểu là chứa 16 byte ($128/8=16$).
- Khi khối Giải mã hàng chọn trúng một hàng nào đó, toàn bộ 128 bit của hàng đó sẽ được cung cấp làm đầu ra.

5. Khối 8 bộ giải mã cột 1 từ 16 (Column Decoders / Multiplexers)



- Nhận đầu vào là 128 bit dữ liệu vừa được kích hoạt từ Ma trận ROM và 4 đường địa chỉ từ A7 – A10.
- Bản chất khối này hoạt động như 8 bộ ghép kênh (multiplexer 16-to-1) chạy song song. Nó dùng 4 bit địa chỉ ($2^4 = 16$) để lọc và chọn ra đúng 1 byte (8 bit) cụ thể từ 16 byte của hàng đã chọn.

6. Khối Đệm ra (Output Buffer) và tín hiệu điều khiển $\bar{CS}$



- Khối đệm ra: Nhận 1 byte (8 bit) dữ liệu đã được chọn lọc từ khối giải mã cột và chuẩn bị xuất ra bus dữ liệu.
- Tín hiệu $\bar{CS}$ (Chip Select): Là tín hiệu kiểm soát cho phép bộ nhớ hoạt động.
 - a) Nếu CS được kích hoạt (tích cực mức thấp), Đệm ra sẽ đẩy 8 bit dữ liệu ra ngoài.

b) Nếu CS không được kích hoạt, đầu ra của khối sẽ ở trạng thái trở kháng cao (high-impedance) và quá trình truy cập dữ liệu bị chặn lại.

III. Nguyên lý hoạt động tổng thể (Quy trình đọc dữ liệu)

- Quá trình truy xuất dữ liệu diễn ra tuần tự qua 3 bước:
 - Bước 1 - Chọn hàng: Vi xử lý cấp 7 bit địa chỉ (A0 - A6) đi qua khối "Đệm vào" tới khối "Giải mã hàng". Hệ thống sẽ kích hoạt 1 hàng duy nhất trong Ma trận ROM, làm cho toàn bộ 128 bit của hàng này sẵn sàng được truy cập.
 - Bước 2 - Chọn byte trong hàng: Đồng thời, 4 bit địa chỉ (A7 - A10) được truyền tới "8 bộ giải mã cột". Khối này sẽ xử lý và chỉ bóc tách đúng 1 byte (8 bit) duy nhất từ 16 byte của hàng vừa được kích hoạt ở Bước 1.
 - Bước 3 - Đọc dữ liệu: Căn cứ vào tín hiệu điều khiển $\overline{CS}$, nếu chip được chọn (CS kích hoạt), khối "Đệm ra" sẽ cho phép 8 bit dữ liệu vừa bóc tách được xuất ra ngoài các chân dữ liệu. Ngược lại, mạch sẽ ngắt kết nối đầu ra

Bài 2:

X=0: nhận 10 xu

X=1: nhận 15 xu

Z₁: trả sản phẩm khi đủ 40 xu


Z₁: trả sản phẩm và tiền thừa khi quá 40 xu.

1. Giả sử:

- S₀ là trạng thái ban đầu
- S₁ là trạng thái máy chứa 10 xu
- S₂ là trạng thái máy chứa 15 xu
- S₃ là trạng thái máy chứa 20 xu

- S_4 là trạng thái máy chứa 25 xu
- S_5 là trạng thái máy chứa 30 xu
- S_6 là trạng thái máy chứa 35 xu

2. Đồ hình trạng thái:



3. Bảng trạng thái:

S	S^{n+1}		Z_1		Z_2	
	X=0	X=1	X=0	X=1	X=0	X=1
S_0	S_1	S_2	0	0	0	0
S_1	S_3	S_4	0	0	0	0
S_2	S_4	S_5	0	0	0	0
S_3	S_5	S_6	0	0	0	0
S_4	S_6	S_0	0	1	0	0
S_5	S_0	S_0	1	1	0	1
S_6	S_0	S_0	1	1	1	1

4. Bảng mã hóa:

$Q_2Q_1Q_0$	S
000	S_0
001	S_1
011	S_2
010	S_3
110	S_4
111	S_5
101	S_6

5. Bảng chuyển đổi trạng thái:

[illegible]

6. Phương trình hàm kích:

- J_2 :

Q_1Q_0 XQ_2	00	01	11	10
00	0	0	1	1
01	x	x	x	x
11	0	1	1	1
10	x	x	x	x

➤ $J_2 = Q_1 + XQ_0$

- K_2 :

Q_1Q_0 XQ_2	00	01	11	10
00	x	x	x	x
01	x	1	1	0
11	x	x	x	x
10	x	1	1	1

➤ $K_2 = X + Q_0$

- J_1 :

$Q_1Q_0 \backslash xQ_2$	00	01	11	10
00	0	1	x	x
01	x	0	x	x
11	1	1	x	x
10	x	0	x	x

➤ $J_1 = xQ_2 + \bar{x}\bar{Q}_2Q_0$

- K_1

$Q_1Q_0 \backslash xQ_2$	00	01	11	10
00	x	x	0	0
01	x	x	1	1
11	x	1	1	x
10	x	1	1	x

➤ $K_2 = x + Q_2$

- J_0 :

$Q_1Q_0 \backslash xQ_2$	00	01	11	10
00	1	x	x	1

01	x	x	x	1
11	1	x	x	1
10	x	x	x	0

$$\Rightarrow J_0 = \bar{X} + Q_2$$

- **K₀:**

Q_1Q_0 xQ_2	00	01	11	10
00	x	1	1	x
01	x	1	1	x
11	x	1	0	x
10	x	1	1	x

$$\Rightarrow K_0 = \bar{X} + \bar{Q}_1 + \bar{Q}_2Q_1$$

- **Z₁:**

Q_1Q_0 xQ_2	00	01	11	10
00	0	0	0	0
01	x	1	1	0
11	0	0	0	0
10	x	1	1	1

$$\Rightarrow Z_1 = \bar{X}Q_1 + Q_0$$

• Z_2 :

Q_1Q_0 XQ_2	00	01	11	10
00	0	0	0	0
01	x	1	0	0
11	0	0	0	0
10	x	1	1	0

➤ $Z_2 = \bar{X}Q_2\bar{Q}_1 + X\bar{Q}_2Q_0$

7. Mạch logic:

